|
|
Digital signal processing application based on residue number system
Rolko, Maroš ; Bohrn, Marek (oponent) ; Younes, Dina (vedoucí práce)
This work deals with residue number system and its applications in digital circuits. The first part is VHDL design of different adder types in residue number system and their comparison with regular adders. The second part is VHDL implementation of image processor that computes in residue number system and its performance analysis. Presented text contains description of design procedures and presentation of analysis results.
|
|
|
Generátor aritmetických obvodů
Klhůfek, Jan ; Vašíček, Zdeněk (oponent) ; Mrázek, Vojtěch (vedoucí práce)
Cílem této bakalářské práce je představení návrhu a implementace generátoru aritmetických obvodů v jazyce Python umožňující export těchto obvodů do různých reprezentací popisu v plochých a hierarchických podobách. Práce se nejprve věnuje specifikaci HW struktur jednotlivých typů aritmetických obvodů a způsobům popisu těchto struktur do různých reprezentací. Následuje představení koncepce a implementace nástroje zvaného ArithsGen schopného generovat aritmetické obvody a exportovat je do různých reprezentací popisu. Výstupní reprezentace pak slouží ke snadné simulaci funkčnosti navržených obvodů (C), k popisu hardwaru a logické syntéze (Verilog), k formální verifikaci (BLIF) či ke globální optimalizaci obvodů s využitím evoluční strategie (CGP). V závěru byly generované reprezentace jednotlivě otestovány a s využitím logické syntézy vzájemně porovnány.
|
|
|
Generátor aritmetických obvodů
Bolješik, Michal ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Cílem této práce je návrh a implementace nástroje, který umožňuje generovat popis různých variant aritmetických obvodů (jako jsou sčítačky a násobičky), které tvoří součást složitějších systémů (filtrů, transformací apod.). První část práce se věnuje rozboru různých variant sčítaček a násobiček jak z pohledu teoretického, tak praktického. V druhé části lze nalézt popis návrhu a implementaci parametrizovatelného nástroje vytvořeného v jazyce Python, který dovoluje generovat hierarchický i tzv. flattened popis různých obvodů ve formátech určených pro vizualizaci, simulaci i ověření korektní funkce. V závěru je nástroj využit k porovnání různých implementací sčítaček a násobiček.
|
|
|
Generátor aritmetických obvodů
Klhůfek, Jan ; Vašíček, Zdeněk (oponent) ; Mrázek, Vojtěch (vedoucí práce)
Cílem této bakalářské práce je představení návrhu a implementace generátoru aritmetických obvodů v jazyce Python umožňující export těchto obvodů do různých reprezentací popisu v plochých a hierarchických podobách. Práce se nejprve věnuje specifikaci HW struktur jednotlivých typů aritmetických obvodů a způsobům popisu těchto struktur do různých reprezentací. Následuje představení koncepce a implementace nástroje zvaného ArithsGen schopného generovat aritmetické obvody a exportovat je do různých reprezentací popisu. Výstupní reprezentace pak slouží ke snadné simulaci funkčnosti navržených obvodů (C), k popisu hardwaru a logické syntéze (Verilog), k formální verifikaci (BLIF) či ke globální optimalizaci obvodů s využitím evoluční strategie (CGP). V závěru byly generované reprezentace jednotlivě otestovány a s využitím logické syntézy vzájemně porovnány.
|
|
|
Digital signal processing application based on residue number system
Rolko, Maroš ; Bohrn, Marek (oponent) ; Younes, Dina (vedoucí práce)
This work deals with residue number system and its applications in digital circuits. The first part is VHDL design of different adder types in residue number system and their comparison with regular adders. The second part is VHDL implementation of image processor that computes in residue number system and its performance analysis. Presented text contains description of design procedures and presentation of analysis results.
|
|
|
Generátor aritmetických obvodů
Bolješik, Michal ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Cílem této práce je návrh a implementace nástroje, který umožňuje generovat popis různých variant aritmetických obvodů (jako jsou sčítačky a násobičky), které tvoří součást složitějších systémů (filtrů, transformací apod.). První část práce se věnuje rozboru různých variant sčítaček a násobiček jak z pohledu teoretického, tak praktického. V druhé části lze nalézt popis návrhu a implementaci parametrizovatelného nástroje vytvořeného v jazyce Python, který dovoluje generovat hierarchický i tzv. flattened popis různých obvodů ve formátech určených pro vizualizaci, simulaci i ověření korektní funkce. V závěru je nástroj využit k porovnání různých implementací sčítaček a násobiček.
|
|
|
Digital Programmable Building Blocks with the Residue Number Representation
Sharoun, Assaid Othman ; Mikula, Vladimír (oponent) ; Šimčák, Marek (oponent) ; Musil, Vladislav (vedoucí práce)
In the residue number system, a set of moduli which are independent of each other is given. An integer is represented by the residue of each modulus and the arithmetic operations are based on the residues individually. The arithmetic operations based on residue number system can be performed on various moduli independently to avoid the carry in addition, subtraction and multiplication, which is usually time consuming. However, the comparison and division are more complicated and the fraction number computation is immatured. Due to this, a residue number system is not yet popular in general-purpose computers, though it is extremely useful for digital-signal-processing applications. This thesis deals with the design, simulation and microcontroller implementation of some (residue number system based) building blocks for applications in the field of digital signal processing. The building blocks which have been studied are binary to residue converter, residue to binary converter, residue adder and residue multiplier. New algorithms were also introduced.
|
host ::
RSS.